PERANCANGAN FUNGSI RANGKAIAN LOGIKA MELALUI FINITE STATE MACHINE DENGAN MEKANISME BELAJAR DARI CONTOH

Abstract

Perancangan rangkaian logika secara umum dapat dilakukan dengan metode sebagai berikut: mendefinisikan permasalahan, membentuk diagram keadaan atau tabel keadaan, membentuk tabel kebenaran, membentuk fungsi logika dan menuangkannya dalam rangkaian logika. Penerapan metode tersebut membutuhkan ketelitian dan waktu yang sebanding dengan kompleksitas rangkaian yang dirancang. Karena itu, perlu dibuat sebuah perangkat lunak untuk membantu proses perancangan rangkaian logika, agar proses perancangan dapat dilakukan dengan mudah, cepat, dan dengan ketelitian yang tinggi. Untuk merancang rangkaian logika,dalam penelitian ini diterapkan mekanisme belajar dari contoh, yang memanfaatkan teori-teori otomata dan switching. Penelitian ini mencoba membangun model untuk rangkaian logika yang diinginkan berdasarkan atas contoh input/output dari rangkaian logika yang diinginkan, dengan langkah-langkah: membangun model dari contoh yang diberikan, melakukan modifikasi model (jika diperlukan) berdasarkan atas contoh tambahan yang diberikan, memilih salah satu model sebagai solusi akhir jika diperoleh lebih dari satu model, dan menerjemahkan model ke dalam rangkaian logika. Penelitian ini menghasilkan model untuk rangkaian logika dalam bentuk finite state machine, yang kemudian diterjemahkan menjadi fungsi logika dalam bentuk sum of product. Dari hasil uji coba yang telah dilakukan, untuk setiap contoh yang diberikan, perangkat lunak yang dikembangkan terbukti mampu membentuk minimal sebuah model dan menerjemahkannya menjadi fungsi logika. Namun demikian, tingkat kesesuaian antara model yang dihasilkan dengan yang diharapkan masih tergantung pada kelengkapan contoh yang diberikan. Selain itu, perangkat lunak ini juga mampu membedakan jenis rangkaian logika yang dihasilkan, mampu melakukan modifikasi pada model yang dihasilkan serta mampu menangani contoh-contoh yang inkonsisten.