RAM-ROM sebagai Pendukung Algoritma Zigzag Scan Menggunakan Metode Pemetaan pada Kompresi Citra Real-Time

Abstract

Konsep pengiriman informasi yang meliputi berbagai macam format data dengan proses yang cepat (real-time) semakin dibutuhkan untuk berbagai kebutuhan, hal ini harus didukung dengan infrastruktur yang memadai baik saluran komunikasi, perangkat keras maupun aplikasi yang digunakan. Guna mendukung konsep real-time diperlukan 2 komponen Random Access Memory (RAM) yang dapat menyimpan data sehingga tidak terdapat antrian data. Hal ini bertujuan agar proses scan dapat berlangsung dengan cepat karena proses penulisan dan pembacaan koefisien Discrete Cosine Transform (DCT) dapat dilakukan secara bersamaan di kedua RAM tersebut. Proses yang dilakukan yaitu pada siklus clock yang sama RAM 1 melakukan proses penulisan dan RAM 2 melakukan proses pembacaan, pada siklus clock berikutnya RAM 1 melakukan proses pembacaan dan RAM 2 melakukan proses penulisan, sehingga RAM 1 dan RAM 2 dapat bekeja secara paralel, yaitu melakukan proses penulisan dan pembacaan secara bersamaan agar proses scan koefisien DCT dapat berlangsung dengan cepat. Hasil perancangan prototipe IC RAM dan ROM menggunakan FPGA dapat diimplementasikan untuk proses kompresi citra secara real-time. AbstractThe concept of sending information which includes various data formats with fast (real-time) processing is increasingly needed for various needs, this must be supported by adequate infrastructure, both communication channels, hardware and applications used. In order to support the real-time concept, 2 components of Random Access Memory (RAM) are needed which can store data so that there is no data queue. It is intended that the scanning process can take place quickly because the process of writing and reading the Discrete Cosine Transform (DCT) coefficients can be done simultaneously in both RAMs. The process that is carried out is that in the same clock cycle RAM 1 carries out the writing process and RAM 2 performs the reading process, in the next clock cycle RAM 1 carries out the reading process and RAM 2 carries out the writing process, so RAM 1 and RAM 2 can work in parallel, i.e. the process of writing and reading simultaneously so that the DCT coefficient scan process can take place quickly. The results of the IC RAM and ROM prototype design using FPGA can be implemented for real-time image compression process.